TSMC
2026-07-30
台积电研发类EMIB封装技术，对标英特尔，缓解AI芯片产能瓶颈
内容摘要
核心要点
据The Information报道，台积电（TSMC）正在研发一款对标英特尔EMIB（嵌入式多芯片互连桥接）的先进封装技术，内部称为类EMIB技术，已与部分客户展开沟通。与传统CoWoS-S方案使用大型silicon interposer连接处理器die和HBM不同，类EMIB技术采用小型silicon bridge，仅在需要高互连密度的芯片边界处嵌入微型硅桥，避免在全部组件下方铺设先进硅片。这种设计可大幅降低封装成本与制造复杂度，同时缓解CoWoS产能紧张问题。
该技术的开发背景是TSMC现有先进封装产能极度紧张。TSMC总裁魏哲家在本月财报电话会上坦言，CoWoS产能已限制客户的业务扩张。此前有报道称Google等客户曾评估Intel EMIB作为替代方案，这促使TSMC加速自研替代技术以守住市场主导地位。英特尔EMIB技术通过在封装基板内部直接嵌入硅桥实现芯片间高速互连，相比CoWoS-S的全硅interposer方案，省去了单独制造和安装大型硅interposer的步骤，降低了成本和制造复杂度。英伟达据报道正在评估采用Intel EMIB技术研发一款四芯片集成的下一代处理器。
消息公布后，TSMC股价上涨约8.5%，英特尔股价近期也上涨约13%，市场对先进封装竞争格局的变化反应积极。先进封装已成为AI芯片制造的关键瓶颈环节。随着AI加速器需要将越来越多的处理器核心与HBM集成在更大的封装体中，封装技术的选择直接决定了芯片的性能上限、成本结构和交付能力。TSMC此举表明，封装已从传统的后道工序上升为决定半导体产业竞争格局的战略瓶颈。
重要性说明
表面上看，TSMC开发类EMIB技术是为了缓解CoWoS产能瓶颈，但本质上是在防守Intel EMIB对其先进封装主导地位的侵蚀，同时合围三星等竞争对手的封装服务。通过自研类EMIB，TSMC旨在锁定客户继续使用其封装供应链，防止客户转向Intel或三星的替代方案。
然而，TSMC可能故意淡化了类EMIB技术的工程短板。相比Intel已经量产多年的EMIB，TSMC的类EMIB技术尚在研发阶段，其良率、互连密度和信号完整性尚未得到验证。采用小型silicon bridge虽然降低了硅中介层成本，但可能引入额外的寄生效应和热管理挑战，特别是在多芯片集成场景下，可能影响尾部延迟和带宽密度。此外，类EMIB技术可能无法支持未来更高带宽的HBM4接口，因为silicon bridge的互连密度上限可能低于全硅interposer的TSV（硅通孔）方案。
更重要的是，TSMC此举是防御性的，反映了其CoWoS产能扩张速度无法满足客户需求，迫使客户考虑Intel方案。类EMIB技术即使量产，也可能面临与现有CoWoS生态系统（如设计工具、测试流程）的兼容性问题，增加客户的切换成本。TSMC通过类EMIB技术试图绑架客户于其封装平台，但可能隐藏了长期的技术路线不确定性，客户需警惕被锁定在单一供应商的封装生态中。
PRO 决策建议
【厂商】Intel应立即加大EMIB产能投入，并主动向英伟达、AMD等客户展示其成熟度与性能优势，同时指出TSMC类EMIB技术尚未量产且存在良率风险，以此抢夺高端AI芯片封装订单。此外，Intel可开放封装服务作为独立业务，吸引更多AI芯片设计公司，打破TSMC的封装垄断。
【企业】企业CIO和架构师在采购AI芯片时，应将封装供应商集中度风险纳入评估，要求芯片供应商提供封装技术路线图和多源供应证明。对于关键任务AI部署，考虑采用基于Intel EMIB封装的芯片作为第二供应商，以对冲TSMC封装产能瓶颈带来的供应不确定性。
【投资者】投资者应看到TSMC此举的防御性本质，反映其CoWoS产能瓶颈的严重性。类EMIB技术的研发投入和量产时间表存在不确定性，可能短期无法缓解产能问题。同时，Intel在封装领域的竞争力提升可能改变AI芯片供应链格局，投资者应关注Intel封装服务的客户获取情况，以及TSMC在先进封装领域的护城河是否被侵蚀。
觉得这篇分析有用？
每周收到3-5条AI基础设施关键信号 →
💬 评论 (0)