TSMC
2026-07-13
TSMC CoWoS产能2027年冲击20万片，从GPU专属转向CPU/ASIC三驱动
内容摘要
核心要点
根据DIGITIMES和Mizuho报告，TSMC的CoWoS月产能规划大幅上调：2026年底达140,000 wpm（原120,000），2027年达190,000-200,000 wpm。供需缺口从当前的~20%收敛至2026年底的~10%，2027年维持紧平衡。第三方OSAT产能补充有限：ASE 2026年20,000 wpm，2027年40,000-45,000 wpm；Amkor 2027年底20,000-25,000 wpm。TSMC仍占全球高端CoWoS产能70%以上，形成垄断地位。
客户结构发生根本性变化：从NVIDIA GPU单极驱动变为GPU+CPU+ASIC三驱动。NVIDIA 2027年需求达1,005,000 wafer（Blackwell GPU + Vera服务器CPU）；MediaTek 2027年需求翻倍至180,000 wafer，其ARM架构AI服务器CPU采用CoWoS-R封装；Broadcom小幅下调至425,000 wafer（Google TPU增速放缓）。服务器CPU相关封装占比从2025年11%升至2027年24%。同时，TSMC推进CoPoS（面板级封装）研发，2025年在VisEra建立，2026年6月材料设备验证，2027年中试产，NVIDIA Feynman平台2028-2029年率先采用。N3月产能2027年达200,000 wpm，N2月产能2027年达150,000 wpm，为CoWoS提供晶圆基础。
重要性说明
TSMC此次产能扩张表面上是满足AI需求，实则是在防守Samsung和Intel的先进封装竞争，同时合围传统OSAT（ASE/Amkor），通过产能垄断将客户更深地绑定在TSMC生态内。客户一旦采用CoWoS设计，其芯片的物理设计（interposer尺寸、HBM位置）就与TSMC的产能分配深度耦合，切换至其他封装厂的成本极高，形成隐性锁定。
故意隐瞒的物理限制：CoWoS的silicon interposer尺寸受限于光罩面积（约858mm²），限制了芯片尺寸和HBM堆叠数量（当前最多12堆叠，2028年目标20/24堆叠）。CoPoS面板级封装虽能降低单位成本，但面临翘曲控制、良率爬坡和材料匹配等工程挑战，2027年中试产到大规模量产仍有巨大不确定性。此外，CoWoS本身成本高昂（每片wafer数千美元），产能扩张的资本支出最终会通过封装成本上涨转嫁给客户，叠加TSMC sub-7nm涨价（8-12%），形成上游晶圆+中游封装的双重成本压力。
PRO 决策建议
【厂商】竞争对手（Samsung、Intel、ASE、Amkor）应利用TSMC CoWoS产能扩张中的弱点：CoPoS技术不确定性为客户提供替代方案，例如Samsung的I-Cube和Intel的EMIB封装，强调其多源供应优势和更灵活的客户协作模式。同时，针对MediaTek等CPU客户，提供与TSMC CoWoS兼容但更开放的封装平台，降低切换成本。
【企业】CIO与架构师应进行零信任技术审计：评估AI芯片封装依赖风险，要求芯片供应商提供多封装选项（如CoWoS、EMIB、I-Cube）的兼容性保证。在采购合同中加入封装产能分配条款，避免因TSMC产能紧张导致芯片供应延迟。同时，关注CoPoS等新技术成熟度，避免过早锁定未经验证的封装路线。
【投资者】看穿TSMC产能扩张的公关辞令：虽然CoWoS需求强劲，但产能扩张的资本支出（Capex）将压缩利润率，且CoPoS研发风险可能拖累长期盈利能力。投资者应关注TSMC客户集中度变化（NVIDIA占比下降但MediaTek等上升），以及OSAT（ASE、Amkor）在面板级封装等差异化技术上的突破机会。
觉得这篇分析有用？
每周收到3-5条AI基础设施关键信号 →
💬 评论 (0)