Google 300万+颗TPU封装订单转向Intel Foundry：EMIB技术打破台积电CoWoS垄断
内容摘要
核心要点
据摩根士丹利消息，Google已向Intel Foundry下达超过300万颗下一代TPU的先进封装订单，计划2028年量产。该订单聚焦于先进封装环节，使用Intel的EMIB（嵌入式多芯片互连桥接）技术，将Google自研的TPU计算芯片与HBM（高带宽内存）封装为单一模块。这是Google首次将TPU封装从台积电CoWoS（晶圆上芯片封装）体系外溢至第三方供应商。
Google在订单前对Intel先进封装进行了数月验证，包括多芯片+HBM封装的良率、热管理、信号完整性及量产一致性。台积电CoWoS产能长期紧缺是核心驱动因素。同时，NVIDIA也在对Intel 18A制程进行早期技术验证，测试4-GPU die封装与2028年Feynman架构的匹配度，但未下达正式订单。Intel预计2027年18A大规模量产、2028年14A投产，此订单将显著提升Intel Foundry在AI芯片封装领域的商业信誉。
重要性说明
表面上是Google为缓解台积电CoWoS产能瓶颈而引入第二供应商，本质上却是Intel Foundry对台积电AI芯片封装生态的精准合围。通过EMIB技术，Intel正在构建一个与台积电CoWoS平行的封装供应链，试图将Google的TPU从台积电的工艺绑定中剥离，并伺机将封装订单延伸至18A/14A制程代工，实现从封装到制造的全面锁定。
然而，Intel故意淡化了EMIB在超大规模AI芯片封装中的工程短板：相比台积电CoWoS的成熟高良率（>95%），Intel的EMIB在多芯片+高密度HBM堆叠场景下的热管理和信号完整性仍面临挑战，量产一致性尚未在大规模（300万+颗）下验证。此外，2028年量产的时间窗口意味着Google必须承担2年以上的技术迭代风险——在此期间台积电CoWoS可能推出更先进的CoWoS-L或SoIC方案，使Intel的封装技术相对落后。
更深层的隐性陷阱在于：一旦Google将TPU封装锁定在Intel的EMIB和后续制程上，其芯片设计的互连架构将被迫适配Intel的桥接规格，从而丧失与台积电3D Fabric生态的兼容性，形成架构级供应商锁定。Intel通过此订单，实际上是在防守台积电和NVIDIA（后者依赖台积电封装），同时试图从AMD、Broadcom、Marvell等潜在客户处获取信誉背书。
PRO 决策建议
【厂商（竞争对手）】台积电应立即加速CoWoS-L和SoIC的产能扩张与良率提升，并向Google提供更具竞争力的定价与3D Fabric生态兼容性承诺，以阻止客户流失。同时，台积电应主动向NVIDIA、AMD等客户展示CoWoS在2028年之前的工艺路线图优势（如更高带宽、更低功耗），削弱Intel EMIB的吸引力。
【企业（CIO/架构师）】对于依赖Google TPU云服务的企业，应关注供应链多元化带来的供应稳定性提升，但需警惕Intel封装可能带来的性能一致性风险。建议要求Google提供EMIB与CoWoS封装的TPU在推理延迟和能效比上的独立基准测试对比，并评估2028年量产前的技术成熟度。若企业自研AI芯片，应避免过早绑定Intel封装，保持与台积电3D Fabric的互操作选项。
【投资者】此订单证实了AI芯片封装环节的供应链重构趋势，但Intel Foundry的2028年量产时间点意味着其短期收入贡献有限。投资者应关注Intel 18A制程的客户导入进展，而非封装订单的新闻效应。同时，台积电的CoWoS产能扩张计划（如2025年翻倍）仍是AI芯片封装的主战场，Intel的突破尚不足以改变竞争格局。
觉得这篇分析有用？
每周收到3-5条AI基础设施关键信号 →
💬 评论 (0)