情报
AI 生成的结构化厂商动态简报
IBM发布0.7nm纳米堆叠技术，三维晶体管架构突破摩尔定律极限
IBM发布业界首个亚1纳米（0.7nm）芯片技术，采用纳米堆叠三维晶体管架构，在指甲盖大小芯片集成近1000亿晶体管，密度是2nm芯片的2倍。该技术实现50%性能提升或70%能效提升，并支持40% SRAM缩放，为AI芯片存储墙提供新解。
英特尔18A良率突破85% 获NVIDIA等大单 挑战台积电代工地位
英特尔宣布其18A工艺良率从65%提升至85%，接近台积电N2水平，并已获得NVIDIA、AMD、OpenAI等多家巨头代工订单。其EMIB先进封装良率也达98%，用于NVIDIA Feynman GPU、谷歌TPU等产品。这标志着英特尔代工业务取得实质性突破，可能改变AI芯片制造格局。
AMD确认Zen 6 EPYC Venice：首款2nm服务器CPU，2026年7月登场
AMD确认将于2026年7月22-23日推出基于Zen 6架构的EPYC Venice服务器CPU，这是业界首款采用2nm制程的芯片。该CPU采用三层混合架构，单核性能提升约29%，多核提升约22%，核心数达128-192核，旨在强化AI推理与CPU-GPU协同。
Intel发布18A太空级SoC Starfire，剑指Xilinx太空计算生态
Intel发布Starfire太空级SoC，基于18A工艺与Foveros封装，是Panther Lake的太空加固衍生版。面向卫星载荷与太空AI推理，2026Q3提供样品，旨在以先进AI性能和SWaP-C优化争夺Xilinx/Microchip的太空FPGA市场。
Intel押注3D堆叠AI芯片 18A-PT+Foveros Direct 3D+EMIB-T全栈整合
...
台积电全先进制程涨价5-10%，AI芯片成本压力加剧
台积电通知客户将对7nm及以上所有先进制程涨价5-10%，覆盖其74%的晶圆营收。苹果、英伟达、AMD等厂商面临更高制造成本，可能传导至终端AI基础设施价格。
英特尔Computex 2026：以CPU编排Agentic AI，x86重夺推理控制权
英特尔在Computex 2026发布基于18A制程的288核至强6+处理器与第三代酷睿Ultra，强调Agentic AI工作负载使CPU:GPU配比从1:8跃升至1:1，并联合SambaNova、富士康推出机架级推理系统，试图将CPU重新定义为AI推理的编排核心。
Intel推至强6+及AI战略：CPU重掌AI基础设施控制平面
Intel在Computex 2026发布基于18A制程的至强6+处理器（288能效核，576MB L3缓存）、以太网800系列E835控制器（200GbE）及下一代GPU Crescent Island，并宣布与SambaNova、富士康合作机架级AI基础设施。战略核心是让至强CPU成为智能体AI的控制平面。
ASML EXE:5200 High-NA EUV光刻机：8nm分辨率锁定2nm制程，但成本陷阱隐现
ASML发布新一代High-NA EUV光刻机EXE:5200，分辨率从13nm提升至8nm，晶圆每小时处理量达220片，支持2nm及更先进制程量产。英特尔为首发客户，计划用于18A工艺。ASML同时透露研发Hyper-NA（NA 0.85）以支撑1nm以下工艺。
AMD Threadripper 'Mustang Peak' 曝光：144核、PCIe 6.0、新TR6插槽，但功耗内存瓶颈暗藏
AMD Zen 6 Threadripper Pro 'Mustang Peak' 确认采用2nm工艺、DDR5、PCIe 6.0及全新TR6插槽。基于Powderhorn CCD，核心数最高可达144核（288线程），频率超6GHz。但功耗巨大，内存带宽可能依赖MRDIMM，平台升级成本高昂。
Intel代工获Google TPU封装大单：EMIB-T技术撬动台积电垄断的AI芯片生态
Intel获得Google超过300万颗TPU封装订单，采用其先进2.5D封装技术EMIB-T，芯片核心制造仍由台积电负责。该交易标志着Intel从CPU供应商转型为AI硬件第二来源封装伙伴，2028年生产目标下，Intel 18A节点良率超预期，但JPMorgan分析师质疑其仅限封装范围。
Google 300万+颗TPU封装订单转向Intel Foundry：EMIB技术打破台积电CoWoS垄断
Google已向Intel Foundry下达超过300万颗下一代TPU的先进封装订单，采用Intel EMIB技术，2028年量产。这是Intel Foundry最大外部客户突破，标志着AI芯片封装从台积电CoWoS向多元化供应链的关键转折。
AMD Zen 6 Venice 256核EPYC以3.3倍机柜性能反击NVIDIA Vera，但预估数据存疑
AMD首次公布基于2nm制程的Zen 6 Venice EPYC处理器性能预估，在100kW整柜功耗下，以SPEC CPU 2017_rate基准，整数吞吐量达NVIDIA Vera CPU的3.3倍。此举是对NVIDIA Arm生态入侵x86数据中心领域的直接回应，但数据为理论推演而非实测硅片。
英特尔 Computex 2026：以 18A 和机架级系统重塑 AI 推理控制权
英特尔发布基于 18A 的 Core Ultra Series 3 和 Xeon 6+（288 e-cores），与 Perplexity 合作推出混合本地推理编排，与 Foxconn 共建机架级 AI 基础设施，与 SambaNova 提供解耦推理云。重点强调 CPU 在 agentic AI 中的编排角色，意图将控制平面从 GPU 转移至 x86。
英特尔联手SambaNova推机架级AI，CPU重夺推理控制权
英特尔在Computex 2026发布机架级AI基础设施，结合至强6+处理器与SambaNova SN-50 RDU，并推出解耦推理云服务Vector Core Compute，由至强6+编排、Blackwell GPU预填充、SN40 RDU解码。此举旨在以CPU为中心应对Agentic AI推理需求，挑战NVIDIA的GPU主导地位。
Intel联合SambaNova推机架级AI推理，CPU重掌数据中心控制权
Intel在Computex 2026发布基于Xeon 6+与SambaNova SN-50 RDUs的机架级AI基础设施，并展示由Vector Core Compute运营的完全解耦推理云（预填充用NVIDIA Blackwell，解码用RDU）。此举旨在将CPU重新置于AI推理核心，改变训练时代的GPU主导格局。
Intel以Xeon 6+与E835重塑AI控制平面：CPU重新成为agentic AI的编排核心
Intel发布基于Intel 18A的Xeon 6+处理器（288个E-core）、E835 200GbE控制器及Crescent Island GPU。核心战略是让CPU重回AI基础设施中心，作为agentic AI工作负载的编排与数据移动控制平面，并试图通过E835以太网组合锁定AI数据中心网络标准。
Intel CEO断言AI推理时代CPU/GPU配比逆转，Multi-Agent将CPU推回算力中心
Intel CEO Lip-Bu Tan预测AI推理推动CPU/GPU配比从1:8演进至1:1甚至4:1，Multi-Agent三大刚性需求（OS调度、KVCache卸载、高并发工具调用）将CPU从配角变主角。NVIDIA、AMD、Intel三路CPU量产共振，确认CPU需求大周期。
NVIDIA Vera CPU冲击x86：1.5倍性能与4倍密度，AI推理全栈锁定
据传闻，NVIDIA将在Computex 2026展示自研通用CPU Vera，性能达x86的1.5倍、吞吐量2倍、机架密度4倍。FY2027出货目标120万颗，FY2028达420万颗。Vera旨在满足AI推理时代CPU/GPU配比从1:8向1:1演进的需求，与Grace双线并行，构建GPU+CPU全栈生态。
AMD与Liquid AI探讨从芯片到系统的高效AI架构
AMD CTO与Liquid AI CEO探讨AI架构演进，强调效率是AI从云端向边缘和终端设备扩展的关键。双方认为，通过从芯片到系统的协同设计，可实现低功耗、高响应性的AI推理，支持持续运行的智能体与多模型协同。