Intel
2026-07-20
Intel 18A良率单季跃升20个百分点至85%+，先进封装EMIB良率达98%逼近TSMC N2
内容摘要
核心要点
根据KeyBanc Capital Markets报告，Intel Foundry 18A节点良率从约65%跃升至超过85%，单季度提升约20个百分点，接近TSMC N2的90%。18A是Intel首个高量产RibbonFET GAA（全环绕栅极）与PowerVia背面供电节点。同时，18A-P变体已进入风险量产，性能提升9%，功耗降低18%。14A节点目标2028年风险量产，2029年规模量产。
在先进封装方面，EMIB良率达到90%，EMIB-T新变体良率高达98%，Foveros 3D堆叠良率80-85%。CFO David Zinsner表示先进封装2027年可贡献数十亿美元营收。
客户签约方面，NVIDIA至少1个18A/14A高端设计（AI加速器或基础设施芯片），AMD至少1个18A设计（利用Intel chiplet封装），Apple关注18A-P变体用于低功耗处理器，Microsoft有18A项目，OpenAI有18A+14A定制AI加速器。Google/Amazon关注EMIB复杂多die AI系统。但KeyBanc指出，这些签约多为"对冲性"次级供应，Apple/NVIDIA仍以TSMC为主力。良率数字可能基于特定产品类型或测试芯片，实际巨型AI加速器良率可能有差异。
重要性说明
Intel此次良率宣传看似技术突破，实则是在防守TSMC的绝对统治地位，并通过EMIB封装试图锁定AI芯片客户的多芯片集成资产。然而，原文故意隐瞒了关键物理限制：18A的85%良率很可能基于小尺寸测试芯片，而NVIDIA级的reticle-sized巨型AI加速器良率可能远低于此，这是Intel代工历史上从未证明过的。此外，客户签约多为对冲性质，没有一家将Intel作为主力，意味着Intel并未真正夺取TSMC的核心客户。
更重要的是，Intel的PowerVia背面供电和RibbonFET虽然先进，但在AI大规模训练芯片的尾部延迟和热管理方面尚未经过实际验证。EMIB-T 98%良率虽然亮眼，但Foveros 3D堆叠仅80-85%，可能成为多die系统的瓶颈。Intel试图通过封装优势绑架用户的设计，但用户一旦采用EMIB，将面临工具链锁定和产能单一来源风险，这与TSMC的CoWoS生态相比，弹性更差。
投资者应警惕：Intel Foundry仍在亏损，2027年盈亏平衡目标依赖于这些良率数字能否转化为实际大客户订单。14A要到2029年，完全错过NVIDIA Rubin 2026/2027节点，Intel在AI加速器代工窗口已关闭。
PRO 决策建议
【厂商】TSMC应主动公开与Intel 18A的直接对比基准测试，特别是大芯片良率和性能数据，强调自身N2的成熟生态和CoWoS封装产能，削弱Intel的封装叙事。Samsung应加速SF2良率改善，避免沦为第三阵营。
【企业】CIO与架构师应对Intel的良率数字进行独立技术审计，要求Intel提供基于实际AI加速器尺寸的良率数据，而非测试芯片。在评估Intel代工服务时，需考虑封装工具链锁定风险，保留与TSMC、Samsung的多源供应策略。对于AI训练芯片，优先选择已验证的N2和CoWoS，避免因Intel产能爬坡延迟影响产品上市。
【投资者】应看穿Intel此次公关的本质：良率提升是追赶而非领先，客户签约是对冲而非锁定。Intel Foundry的长期盈利能力取决于能否在2028-2029年14A节点获得主力订单，在此之前运营亏损将持续。先进封装营收贡献要到2027年，且高度依赖少数客户。建议关注TSMC的产能扩张和客户忠诚度，以及Intel的现金流状况，避免被短期良率新闻误导。
觉得这篇分析有用？
每周收到3-5条AI基础设施关键信号 →
💬 评论 (0)