Intel押注3D堆叠AI芯片 18A-PT+Foveros Direct 3D+EMIB-T全栈整合

2026年7月12日，Intel公布3D堆叠AI芯片战略：18A-PT + Foveros Direct 3D + EMIB-T全栈整合。 关键事实： 18A-PT工艺：hybrid bonding pitch < 5微米，可直接将计算芯片堆叠在18A-PT基底芯片上 Foveros Direct 3D：copper-to-copper bond pitch约9微米（比早期Foveros代次精细一个数量级） EMIB-T：在硅桥中嵌入through-silicon vias，DC压降减少68-80% Clearwater Forest（Xeon 6+）2026 Computex正式发布，最多288个Darkmont E-core，12个计算tile AI芯片测试载具：8-reticle (~6,800 mm²) system-in-package，集成4个18A逻辑tile + 12个HBM4存储 + 2个I/O tile 未来路线：16个计算tile + 24个HBM5堆栈 > 10,000 mm²（约12倍reticle size） XBM（Cross-Batch Memory）架构：将DRAM移到后端金属堆栈，淘汰HBM的硅interposer 市场规模： 2025年TSV市场约$4.26B 2035年预计达$26.35B（CAGR 20.1%） 3D/TSV设备成本比传统2D高40-60% EMIB封装低至每芯片$100s，TSMC CoWoS $900-1000（同尺寸） 战略意义： Intel在3D堆叠技术上与TSMC正面竞争 TSMC SoIC-X pitch 9微米，路线图2029年达4.5微米 Intel在volume上落后，但在EMIB-T垂直供电设计上可能领先 Clearwater Forest是Intel 18A数据中心的首发，对Intel制程追赶TSMC至关重要 异构集成成为新竞争维度：单纯制程微缩已无法独立驱动性能增长 来源： https://psyll.com/articles/technology/tech-gadgets/why-intel-is-stacking-ai-chips-vertically-in-2026