Intel推至强6+及AI战略：CPU重掌AI基础设施控制平面
内容摘要
核心要点
Intel在Computex 2026上发布了多项AI基础设施更新，核心是至强6+处理器，基于Intel 18A制程，拥有最多288颗能效核和576MB L3缓存，宣称提供业界领先的计算密度与能效。同时推出以太网800系列E835控制器和网络适配器，支持200GbE吞吐量，面向AI集群高速互联。下一代数据中心GPUCrescent Island专为智能体系统设计，但细节有限。
生态方面，Intel与SambaNova和富士康合作开发机架级AI基础设施，与西门子深化设计、制造和芯片生命周期管理合作，与日立扩展代工工具和量子计算合作。此外，Diamond Rapids X系列CPU将于2027年推出，最高192核，支持PCIe Gen6。
CEO陈立武强调，随着AI走向智能体时代，CPU正重返现代AI基础设施的中心，至强作为控制平面，实现大规模部署的高性能与高能效。
重要性说明
Intel此举表面是技术升级，本质上是防御NVIDIA Grace CPU和AMD EPYC的合围。NVIDIA通过Grace Hopper Superchip将CPU与GPU紧耦合，控制平面实际在NVIDIA手中；AMD则通过Infinity Architecture强化CPU-GPU协同。Intel试图用至强6+作为控制平面，绑架用户的服务器采购决策——一旦用户采用Intel CPU作为AI控制节点，后续GPU、网络、存储的选型将被迫兼容Intel生态，形成隐性锁定。
但Intel刻意隐瞒了CPU在AI推理中的物理限制：288颗能效核虽密度高，但单核性能弱于性能核，在需要低延迟的实时AI推理场景中，尾部延迟可能比AMD EPYC或NVIDIA Grace更高。此外，576MB L3缓存虽大，但相比HBM或GDDR带宽差距悬殊，CPU处理大模型推理时的内存带宽瓶颈未解决。Intel强调“控制平面”，但未提及至强6+与自家GPU Crescent Island的互联延迟——若使用PCIe而非NVLink类高速互联，GPU-to-CPU通信将成为新的线端阻塞。
另外，18A制程的量产时间表历来不可靠，Intel此前多次延迟，客户若押注此架构，可能面临资产折旧陷阱——2027年Diamond Rapids即将到来，至强6+平台生命周期可能短于预期。
PRO 决策建议
【厂商（AMD、NVIDIA、ARM服务器阵营）】应立即利用Intel的短板进行攻击：AMD可对比展示EPYC在AI推理中的单核性能和内存带宽优势，并强调其Infinity Architecture提供更低的CPU-GPU延迟。NVIDIA应强化Grace CPU的统一内存模型和NVLink-C2C互联，证明CPU+GPU紧耦合比Intel分离式架构更优。ARM服务器厂商（如Ampere）可突出能效核的实际能效比，指出Intel 288核在功耗与散热上的挑战。
【企业CIO与架构师】需进行零信任技术审计：要求Intel提供至强6+在AI推理场景下的尾部延迟分布数据（P99、P999），并对比AMD EPYC和NVIDIA Grace。评估CPU-GPU互联带宽是否成为瓶颈，要求Intel披露Crescent Island与至强6+的互联协议（PCIe Gen5 vs 专有协议）。警惕平台锁定：确认至强6+是否支持标准CXL接口，以确保未来能灵活替换GPU或加速器。
【投资者】应看穿此公关辞令：Intel试图用“CPU控制平面”故事掩盖其在AI加速器领域的落后。18A制程的良率和性能尚未经大规模验证，至强6+的能效核设计在AI推理中的实际收益存疑。建议对比Intel与AMD、NVIDIA的AI基础设施总拥有成本（TCO），关注Intel数据中心收入趋势，警惕其市场份额继续下滑。
觉得这篇分析有用？
每周收到3-5条AI基础设施关键信号 →
💬 评论 (0)