情报
AI 生成的结构化厂商动态简报
ARM自研AGI CPU量产获20亿预订单，AI推理架构向ARM迁移加速
ARM宣布其自研AGI CPU已与台积电合作量产，获得20亿美元预订单，并与Red Hat合作优化企业软件栈。此举标志着ARM从IP授权向自研芯片的战略转折，有望在AI推理领域挑战x86主导地位。
NVIDIA RTX Spark芯片突袭PC市场：Arm+GPU统一内存架构颠覆AI PC生态
NVIDIA在HPE Discover 2026展示AI方案，同步发布RTX Spark芯片，采用台积电3nm工艺、联发科设计的Arm CPU、700亿晶体管和最高128GB统一内存，正式进入Windows PC SoC市场，直接挑战Intel、AMD与Qualcomm的AI PC战略。
联发科AI ASIC营收目标翻倍至20亿美元，剑指Broadcom数据中心定制芯片霸权
联发科将2026年AI ASIC营收目标从10亿美元翻倍至20亿美元，依托Google超大规模客户及与NVIDIA合作的RTX Spark AI PC芯片（内置联发科设计的N1X Arm CPU）。目标到2027年占据700-800亿美元AI ASIC市场10-15%份额，直接挑战Broadcom的主导地位。
台积电公开玻璃基板产业化验证，先进封装迎来材料拐点
台积电携手Ibiden与群创光电，首次公开玻璃基板导入CoWoS先进封装的产业化验证计划。玻璃基板相比有机基板在电气性能、热稳定性和互连密度上实现跃升，但量产仍远，当前重点在CoPoS面板级封装。
ARM转型芯片直销：从IP授权商到AI芯片供应商的战略临界点
ARM宣布加速实现150亿美元芯片收入目标，计划从纯IP授权模式转向直接销售AI芯片。此举将颠覆与高通、苹果等客户的合作关系，并直接挑战Nvidia、Intel等传统芯片厂商，推动半导体生态位重组。
Google 300万+颗TPU封装订单转向Intel Foundry：EMIB技术打破台积电CoWoS垄断
Google已向Intel Foundry下达超过300万颗下一代TPU的先进封装订单，采用Intel EMIB技术，2028年量产。这是Intel Foundry最大外部客户突破，标志着AI芯片封装从台积电CoWoS向多元化供应链的关键转折。
AMD Zen 6 Venice 256核EPYC以3.3倍机柜性能反击NVIDIA Vera，但预估数据存疑
AMD首次公布基于2nm制程的Zen 6 Venice EPYC处理器性能预估，在100kW整柜功耗下，以SPEC CPU 2017_rate基准，整数吞吐量达NVIDIA Vera CPU的3.3倍。此举是对NVIDIA Arm生态入侵x86数据中心领域的直接回应，但数据为理论推演而非实测硅片。
华为韬定律：逻辑折叠绕开光刻限制，固定制程密度跃升55%
华为何庭波在ISCAS 2026提出韬定律，以特征时间常数tau为统一优化目标，替代传统几何缩放。核心技术逻辑折叠通过垂直堆叠有源层缩短关键路径，在固定制程（如N+2）下实现晶体管密度+55%、能效+41%的实测收益。麒麟2026首次突破3GHz，昇腾系列将引入逻辑折叠。该路线图预计到2031年等效1.4nm制程密度，从根本上挑战摩尔定律的物理极限。
TSMC Q1财报：先进封装产能瓶颈将持续制约2025年AI芯片供应
台积电Q1财报显示HPC业务占比首次突破60%，CoWoS先进封装产能将持续紧张至2027年，AI芯片供应链的真正瓶颈不在制程而在封装。
Intel代工突围：EMIB封装获美国两大云厂商战略背书
这笔交易的战略意义远超表面数字。Google和Amazon同时转向Intel意味着：美国两大云厂商在AI芯片领域"去台积电化"的战略共识已经形成。不仅是芯片制造，连先进封装这样高附加值的制造环节，也在发生供应链重构。
苹果扩大美国制造计划，强化本土AI与传感器供应链
苹果宣布其美国制造计划新增博世、思睿逻辑、TDK和Qnity Electronics等合作伙伴，旨在将关键传感器、半导体材料和AI相关组件的生产转移至美国。此举涉及4亿美元投资，并与台积电、格芯等合作建立本土先进制程能力。
台积电推出CyberShuttle服务降低芯片验证门槛
台积电推出CyberShuttle多项目晶圆服务，允许多个客户共享晶圆制造，降低原型成本。该服务覆盖先进工艺节点，帮助客户早期进行硅验证，缩短产品上市时间。
台积电推出eFoundry平台强化半导体设计协作
台积电推出eFoundry在线门户平台，整合设计工具、IP资源和工艺技术文件，旨在提升与设计客户的协作效率。该平台通过数字化工具支持先进制程设计挑战，加速产品从设计到量产进程。
台积电推出掩模服务强化一站式芯片制造
台积电正式推出掩模制造服务，覆盖从数据准备到检测修复的全流程。该服务整合掩模制造能力，提供工艺协同优化，缩短产品上市时间。此举强化了台积电的一站式制造解决方案，深化客户合作。
台积电公布2纳米及更先进制程技术路线图
台积电公布其2纳米（N2）制程将采用GAAFET架构替代FinFET，并规划了后续A系列制程。该技术旨在提升高性能计算和移动应用的性能与能效，通过新材料和3D封装支持AI、5G/6G等前沿需求。
台积电技术平台战略转向系统级代工服务
台积电推出技术平台战略，整合先进制程与3D封装技术，为移动计算、高性能计算、汽车电子和物联网四大场景提供定制化半导体解决方案。该战略标志着从单纯工艺代工向系统级解决方案提供的转型，通过垂直整合强化客户绑定与服务壁垒。
台积电发布特色技术平台覆盖多元应用场景
台积电推出特色技术平台，整合BCD、HV、CIS等成熟和特色工艺，针对汽车电子、物联网、射频和模拟/电源管理等特定领域提供定制化半导体解决方案。该平台通过工艺组合满足不同应用场景对性能、可靠性和能效的特殊需求。
台积电发布先进制程路线图，N2和A16技术引领芯片创新
台积电公布了逻辑工艺技术路线图，重点展示2纳米（N2）和A16等先进制程。N2采用GAAFET架构，提升性能并降低功耗；A16结合背面供电网络，优化高性能计算。这体现了台积电在半导体制造领域的持续领导力和技术创新。
台积电推出先进封装技术平台强化异构集成
台积电发布先进封装技术平台，整合CoWoS、InFO和SoIC等3D堆叠技术，实现不同工艺节点芯片的微米级垂直集成。该平台提供更高互连密度和带宽，降低功耗，支持复杂系统级芯片设计。作为开放创新平台的一部分，旨在加速客户产品上市。
台积电推出开放创新平台强化芯片设计制造协同
台积电推出Open Innovation Platform®，整合工艺技术、IP库、设计工具和制造专业知识，提供统一的芯片设计与制造协同环境。平台通过硅验证IP、先进PDK和优化EDA工具流程，缩短产品上市时间并提高流片成功率。