TSMC
2026-08-12
台积电5.5-reticle CoWoS量产良率达99%，规划2029年14倍光罩封装
内容摘要
核心要点
台积电在2026 OCP APAC Summit上公布CoWoS进展。5.5-reticle CoWoS已量产，良率稳定超98%，部分达99%。计划到2029年扩展到14倍reticle尺寸以上。14-reticle CoWoS可集成约10个大型计算裸片和20个HBM堆栈，计划2028年投产。
相比之下，Intel的EMIB-T目前可实现超过6倍reticle，今年扩展到8倍以上，2028年超过12倍。产能方面，台积电过去三年每年几乎将CoWoS产能翻倍，目前运营10座先进封装设施。SoIC方面，混合键合技术实现超过50倍互连密度和5倍能效提升，间距从2025年的6μm缩小到2029年的4.5μm。A14-to-A14 SoIC将于2029年投产，提供比N2-on-N2 SoIC高1.8倍的裸片间I/O密度。
台积电还指出内存和ABF基板是AI供应链的关键瓶颈，未来几年可能面临供应紧张。公司计划在量产前一年设定验证范围和系统边界条件，提前六个季度公布条件供行业反馈。
重要性说明
台积电此举表面上是技术路线图展示，实质上是在防守Intel的EMIB-T和三星的X-Cube等先进封装竞争。通过提前公布14倍reticle时间表，台积电试图锁定AI芯片设计公司的下一代产品架构，使其围绕CoWoS进行设计，从而形成生态锁定。
隐性陷阱：虽然良率高达99%，但14倍reticle的物理尺寸极大，可能导致翘曲(warpage)和热管理问题，且需要更复杂的ABF基板供应，台积电故意淡化了ABF基板的长期供应风险和成本。此外，随着reticle尺寸增大，掩模版成本和光刻机限制（如高数值孔径EUV的可用性）可能成为瓶颈。
对于AI工作负载，大规模集成虽然降低片间互连延迟，但可能引入单点故障风险，且封装良率对整体芯片成本的影响被低估。台积电通过控制封装产能和设计规则，实际上在合围那些试图采用chiplet架构但依赖第三方封装（如OSAT）的竞争对手，迫使设计者必须采用其全套先进封装服务。
PRO 决策建议
【厂商】对于Intel和三星，应加速EMIB-T和X-Cube的客户验证，强调开放标准（如UCIe）和多供应商策略，避免被台积电CoWoS锁定。同时，投资于玻璃基板等替代基板技术，绕过ABF供应瓶颈。还可以与云服务商合作，推广基于UCIe的chiplet生态系统，降低对台积电封装服务的依赖。
【企业】企业AI团队在评估采用台积电CoWoS封装的AI芯片时，应要求芯片供应商提供封装良率对总成本的影响分析，并审查供应链多元化策略（如是否支持多封装厂）。对于关键任务AI部署，考虑分布式架构而非单一超大芯片，以降低单点故障风险。同时，监控ABF基板市场动态，确保供应连续性。
【投资者】投资者应认识到台积电的CoWoS产能扩张虽然巩固其先进封装领导地位，但资本支出巨大且面临Intel EMIB-T的追赶。14倍reticle的实际量产时间和良率可能不及预期，存在技术风险。此外，ABF基板供应商（如欣兴、揖斐电）的产能瓶颈可能制约台积电封装产出。建议关注设备供应商（如ASML）和材料供应商（如玻璃基板）的受益机会。
觉得这篇分析有用？
每周收到3-5条AI基础设施关键信号 →
💬 评论 (0)