情报
AI 生成的结构化厂商动态简报
TSMC 2nm全面量产 AMD Venice/MI455X首发 先进制程竞争白热化
TSMC 2nm制程于7月全面量产，五座工厂同步扩产，Q2贡献约3%晶圆收入。AMD率先推出基于2nm的第六代EPYC Venice服务器CPU（256核）和Instinct MI455X AI加速器（3200亿晶体管，432GB HBM4），Q3出货。Samsung确认1.4nm 2029量产，Intel 18A导入High-NA EUV，代工竞争进入新阶段。
Intel 14A制程提前至2027H2风险试产，18A良率超目标25%并上调资本支出至200亿美元
Intel在Q2财报会上宣布14A制程提前至2027H2风险试产，2028年全面量产；18A良率超目标25%，已支持Panther Lake量产；同时上调2026年资本支出至200亿美元，2027年将显著增加，加速美国本土制造与代工转型。先进封装业务EMIB-T爆发成为利润支柱。
微软Azure部署AMD Helios全栈AI机架，打破NVIDIA云AI独占生态
微软Azure正式引入AMD Helios机架级AI基础设施，每机架搭载72颗MI455X GPU（432GB HBM4，19.6TB/s带宽）、Venice EPYC CPU和Pensando DPU，并推出ND MI455X v7（推理）、HDv2（预处理）、HXv2（HPC）三个新实例，标志着Azure AI计算从NVIDIA独家转向多供应商策略。
AMD确认Zen 6 EPYC Venice：首款2nm服务器CPU，2026年7月登场
AMD确认将于2026年7月22-23日推出基于Zen 6架构的EPYC Venice服务器CPU，这是业界首款采用2nm制程的芯片。该CPU采用三层混合架构，单核性能提升约29%，多核提升约22%，核心数达128-192核，旨在强化AI推理与CPU-GPU协同。
TSMC CoWoS产能2027年冲击20万片，从GPU专属转向CPU/ASIC三驱动
TSMC规划CoWoS月产能2027年达20万片，供需缺口从20%收敛至10%。客户结构从NVIDIA GPU独大转向GPU+AI服务器CPU+自研ASIC三驱动，MediaTek ARM服务器CPU封装量翻倍。CoPoS面板级封装2027年中试产，为后CoWoS时代铺垫。
AMD Zen 6 Venice 256核EPYC以3.3倍机柜性能反击NVIDIA Vera，但预估数据存疑
AMD首次公布基于2nm制程的Zen 6 Venice EPYC处理器性能预估，在100kW整柜功耗下，以SPEC CPU 2017_rate基准，整数吞吐量达NVIDIA Vera CPU的3.3倍。此举是对NVIDIA Arm生态入侵x86数据中心领域的直接回应，但数据为理论推演而非实测硅片。
Intel CEO断言AI推理时代CPU/GPU配比逆转，Multi-Agent将CPU推回算力中心
Intel CEO Lip-Bu Tan预测AI推理推动CPU/GPU配比从1:8演进至1:1甚至4:1，Multi-Agent三大刚性需求（OS调度、KVCache卸载、高并发工具调用）将CPU从配角变主角。NVIDIA、AMD、Intel三路CPU量产共振，确认CPU需求大周期。
NVIDIA Vera CPU冲击x86：1.5倍性能与4倍密度，AI推理全栈锁定
据传闻，NVIDIA将在Computex 2026展示自研通用CPU Vera，性能达x86的1.5倍、吞吐量2倍、机架密度4倍。FY2027出货目标120万颗，FY2028达420万颗。Vera旨在满足AI推理时代CPU/GPU配比从1:8向1:1演进的需求，与Grace双线并行，构建GPU+CPU全栈生态。