情报
AI 生成的结构化厂商动态简报
IBM发布0.7nm纳米堆叠技术，三维晶体管架构突破摩尔定律极限
IBM发布业界首个亚1纳米（0.7nm）芯片技术，采用纳米堆叠三维晶体管架构，在指甲盖大小芯片集成近1000亿晶体管，密度是2nm芯片的2倍。该技术实现50%性能提升或70%能效提升，并支持40% SRAM缩放，为AI芯片存储墙提供新解。
AMD确认Zen 6 EPYC Venice：首款2nm服务器CPU，2026年7月登场
AMD确认将于2026年7月22-23日推出基于Zen 6架构的EPYC Venice服务器CPU，这是业界首款采用2nm制程的芯片。该CPU采用三层混合架构，单核性能提升约29%，多核提升约22%，核心数达128-192核，旨在强化AI推理与CPU-GPU协同。
TSMC CoWoS产能2027年冲击20万片，从GPU专属转向CPU/ASIC三驱动
TSMC规划CoWoS月产能2027年达20万片，供需缺口从20%收敛至10%。客户结构从NVIDIA GPU独大转向GPU+AI服务器CPU+自研ASIC三驱动，MediaTek ARM服务器CPU封装量翻倍。CoPoS面板级封装2027年中试产，为后CoWoS时代铺垫。
TSMC涨价8-12%并延长交付，AI芯片成本通胀开启
台积电宣布对7nm及以下制程涨价8-12%，交付周期延长至26周，并发布v2.1指令要求EDA工具链通过验证。这将直接推高NVIDIA、AMD等AI芯片的TCO，延缓新品发布，强化台积电对AI供应链的控制权。
Anthropic启动自研AI芯片，三星2nm代工，算力自主战略加速
Anthropic正式启动自研AI芯片研发，并与三星洽谈2nm代工合作。此举旨在降低对NVIDIA GPU的依赖，优化推理成本，并在IPO前强化技术护城河。加入OpenAI、Google等自研芯片行列，标志AI算力从软件竞赛转向硬件圈地。
AMD亮出Zen 6/7与MI400/500路线图，以HBM4和2nm向NVIDIA Rubin发起总攻
AMD在2026年财务分析师日上公布Zen 6/7 CPU和MI400/500 GPU路线图，采用台积电2nm制程和HBM4内存。MI400系列内存容量达432GB，带宽19.6TB/s，FP4算力40PFLOPs，直接对标NVIDIA Vera Rubin架构，意图通过年度迭代和高性能指标打破AI市场垄断。
Anthropic与三星洽谈2nm AI芯片代工，意在打破NVIDIA CUDA控制
Anthropic正在与三星洽谈采用2nm工艺及先进封装技术定制AI芯片，并已招募OpenAI芯片核心工程师。此举旨在减少对NVIDIA GPU的依赖，掌握底层基础设施主动权，标志着AI模型公司向芯片架构控制层发起冲击。
台积电全先进制程涨价5-10%，AI芯片成本压力加剧
台积电通知客户将对7nm及以上所有先进制程涨价5-10%，覆盖其74%的晶圆营收。苹果、英伟达、AMD等厂商面临更高制造成本，可能传导至终端AI基础设施价格。
ASML CEO点破EUV供应瓶颈：AI芯片扩张的物理天花板已现
ASML CEO Fouquet确认与马斯克讨论Terafab项目，但强调供应瓶颈才是关键。ASML的EUV光刻机是生产先进AI芯片的唯一商业化工具，而产能无法快速扩张。随着TSMC、三星、英特尔和马斯克同时争夺有限的EUV机器，AI芯片产能分配将面临激烈竞争，整个AI基础设施扩张速度受制于ASML的交付能力。
AMD Threadripper 'Mustang Peak' 曝光：144核、PCIe 6.0、新TR6插槽，但功耗内存瓶颈暗藏
AMD Zen 6 Threadripper Pro 'Mustang Peak' 确认采用2nm工艺、DDR5、PCIe 6.0及全新TR6插槽。基于Powderhorn CCD，核心数最高可达144核（288线程），频率超6GHz。但功耗巨大，内存带宽可能依赖MRDIMM，平台升级成本高昂。
应用材料发布3D芯片工艺系统，攻克GAA晶体管与3D NAND制造瓶颈
应用材料发布Centris Spectral SiN ALD沉积系统和Producer Selectra Mo Etch蚀刻系统，分别针对GAA晶体管接触衬垫的均匀薄膜沉积和3D NAND字线的钼蚀刻，解决高深宽比3D结构中的工艺均匀性问题，支持AI芯片制造。
NVIDIA联手SK Hynix锁定HBM4/5标准，Vera Rubin供应链闭环成型
NVIDIA与SK Hynix签署多年协议，联合定义HBM4量产及HBM5预研，覆盖Vera Rubin GPU架构。Samsung同步进入HBM4供应链。此举将SK Hynix从供应商升级为联合开发者，可能形成事实上的AI内存标准壁垒，挤压美光等对手空间。
AMD Zen 6 Venice 256核EPYC以3.3倍机柜性能反击NVIDIA Vera，但预估数据存疑
AMD首次公布基于2nm制程的Zen 6 Venice EPYC处理器性能预估，在100kW整柜功耗下，以SPEC CPU 2017_rate基准，整数吞吐量达NVIDIA Vera CPU的3.3倍。此举是对NVIDIA Arm生态入侵x86数据中心领域的直接回应，但数据为理论推演而非实测硅片。
NVIDIA三线并发：Vera CPU交付、N1X笔记本芯片与硅光子学投资，重构AI基础设施控制层
NVIDIA交付首款Agent专用Vera CPU（88核Arm v9.2, 1.2TB/s内存带宽），预告消费级N1X笔记本处理器，并累计投资65亿美元于硅光子学。此举将AI编排控制点从x86转向NVIDIA Arm生态，同时通过CPO技术解决内存墙问题，但量产挑战持续至2028年后。
华为韬定律：逻辑折叠绕开光刻限制，固定制程密度跃升55%
华为何庭波在ISCAS 2026提出韬定律，以特征时间常数tau为统一优化目标，替代传统几何缩放。核心技术逻辑折叠通过垂直堆叠有源层缩短关键路径，在固定制程（如N+2）下实现晶体管密度+55%、能效+41%的实测收益。麒麟2026首次突破3GHz，昇腾系列将引入逻辑折叠。该路线图预计到2031年等效1.4nm制程密度，从根本上挑战摩尔定律的物理极限。
Intel CEO断言AI推理时代CPU/GPU配比逆转，Multi-Agent将CPU推回算力中心
Intel CEO Lip-Bu Tan预测AI推理推动CPU/GPU配比从1:8演进至1:1甚至4:1，Multi-Agent三大刚性需求（OS调度、KVCache卸载、高并发工具调用）将CPU从配角变主角。NVIDIA、AMD、Intel三路CPU量产共振，确认CPU需求大周期。
NVIDIA Vera CPU冲击x86：1.5倍性能与4倍密度，AI推理全栈锁定
据传闻，NVIDIA将在Computex 2026展示自研通用CPU Vera，性能达x86的1.5倍、吞吐量2倍、机架密度4倍。FY2027出货目标120万颗，FY2028达420万颗。Vera旨在满足AI推理时代CPU/GPU配比从1:8向1:1演进的需求，与Grace双线并行，构建GPU+CPU全栈生态。
Meta与Broadcom达成多年2nm AI芯片合作，初始部署超1GW
Meta与Broadcom宣布多年多代战略合作，共同开发MTIA（Meta Training and Inference Accelerator）芯片，合作延续至2029年。首批部署超过1GW，后续扩展至数吉瓦级别。这是业界首个2nm工艺AI计算加速器，基于Broadcom XPU平台深度定制。Meta已规划MTIA 300/400/450/500四个迭代版本，主要用于推荐算法、内容排序和大规模AI推理。Broadcom CEO陈福阳将退出Meta董事会以规避利益关联，转为战略顾问。
SK海力士HBM4E逻辑芯片跳级至TSMC 3nm，意在狙击三星4nm性能领先
SK海力士计划在第七代HBM4E中采用TSMC 3nm工艺制造逻辑芯片，较HBM4的12nm实现代际跨越。此举旨在扭转在HBM4上性能落后三星（三星采用4nm逻辑）的局面，为NVIDIA Vera Rubin Ultra等下一代AI芯片提供更高带宽与能效。
台积电推出eFoundry平台强化半导体设计协作
台积电推出eFoundry在线门户平台，整合设计工具、IP资源和工艺技术文件，旨在提升与设计客户的协作效率。该平台通过数字化工具支持先进制程设计挑战，加速产品从设计到量产进程。