情报
AI 生成的结构化厂商动态简报
英特尔18A良率突破85% 获NVIDIA等大单 挑战台积电代工地位
英特尔宣布其18A工艺良率从65%提升至85%，接近台积电N2水平，并已获得NVIDIA、AMD、OpenAI等多家巨头代工订单。其EMIB先进封装良率也达98%，用于NVIDIA Feynman GPU、谷歌TPU等产品。这标志着英特尔代工业务取得实质性突破，可能改变AI芯片制造格局。
TSMC涨价8-12%并延长交付，AI芯片成本通胀开启
台积电宣布对7nm及以下制程涨价8-12%，交付周期延长至26周，并发布v2.1指令要求EDA工具链通过验证。这将直接推高NVIDIA、AMD等AI芯片的TCO，延缓新品发布，强化台积电对AI供应链的控制权。
NVIDIA Kyber NVL144延迟至2028年：PCB中板制造瓶颈暴露AI规模扩展隐形天花板
半导体研究机构SemiAnalysis披露，NVIDIA下一代机架级AI架构Kyber NVL144因78层正交背板（PCB中板）制造工艺挑战延迟超12个月至2028年。过渡方案NVL72x2因运维负担被取消，4芯片版Rubin Ultra也已取消，NVIDIA在规模扩展域出现产品空白期。
三星重启1.4nm制程：追赶台积电，提前绑定设备供应链
三星电子重启1.4nm（SF1.4）制程商业化，已要求设备厂商提前研发配套工具。该节点将采用高NA EUV光刻机和GAA晶体管，产线落地NRD-K园区。此举意在追赶台积电和英特尔，但量产时间未定。
TSMC联合ASML/imec首次实现300mm晶圆二维材料CMOS集成，50nm CPP破冰
TSMC、ASML与imec在VLSI 2026上首次展示300mm晶圆二维材料晶体管集成工艺，实现50nm接触栅极间距（CPP）的MoS₂ nFET和WS₂/WSe₂ pFET，沟道长度28nm，良率94%。这标志着二维半导体从实验室走向产业化的关键里程碑。
三星与SK海力士十年4.4万亿投资，AI存储与代工军备竞赛升级
三星电子与SK海力士宣布未来十年超1000万亿韩元（约4.4万亿人民币）投资计划，重点用于HBM4内存扩产、3nm GAA工艺良率提升及新建AI芯片工厂。此举旨在巩固HBM双寡头地位，并缩小与台积电在先进制程代工市场的差距，全球AI基础设施供应链成本结构将受深刻影响。
三星3nm GAA良率破80%获英伟达订单：台积电垄断遭挑战
三星电子宣布其3纳米GAA工艺良率突破80%，并成功获得英伟达部分中端GPU订单。这是三星在先进制程商业化的重要里程碑，标志着其SF3工艺达到可量产水平，旨在降低英伟达对台积电的依赖。
Intel代工获Google TPU封装大单：EMIB-T技术撬动台积电垄断的AI芯片生态
Intel获得Google超过300万颗TPU封装订单，采用其先进2.5D封装技术EMIB-T，芯片核心制造仍由台积电负责。该交易标志着Intel从CPU供应商转型为AI硬件第二来源封装伙伴，2028年生产目标下，Intel 18A节点良率超预期，但JPMorgan分析师质疑其仅限封装范围。
Google 300万+颗TPU封装订单转向Intel Foundry：EMIB技术打破台积电CoWoS垄断
Google已向Intel Foundry下达超过300万颗下一代TPU的先进封装订单，采用Intel EMIB技术，2028年量产。这是Intel Foundry最大外部客户突破，标志着AI芯片封装从台积电CoWoS向多元化供应链的关键转折。
英特尔联手SambaNova推机架级AI，CPU重夺推理控制权
英特尔在Computex 2026发布机架级AI基础设施，结合至强6+处理器与SambaNova SN-50 RDU，并推出解耦推理云服务Vector Core Compute，由至强6+编排、Blackwell GPU预填充、SN40 RDU解码。此举旨在以CPU为中心应对Agentic AI推理需求，挑战NVIDIA的GPU主导地位。
华为韬定律：逻辑折叠绕开光刻限制，固定制程密度跃升55%
华为何庭波在ISCAS 2026提出韬定律，以特征时间常数tau为统一优化目标，替代传统几何缩放。核心技术逻辑折叠通过垂直堆叠有源层缩短关键路径，在固定制程（如N+2）下实现晶体管密度+55%、能效+41%的实测收益。麒麟2026首次突破3GHz，昇腾系列将引入逻辑折叠。该路线图预计到2031年等效1.4nm制程密度，从根本上挑战摩尔定律的物理极限。
TSMC Q1财报：先进封装产能瓶颈将持续制约2025年AI芯片供应
台积电Q1财报显示HPC业务占比首次突破60%，CoWoS先进封装产能将持续紧张至2027年，AI芯片供应链的真正瓶颈不在制程而在封装。
台积电推出掩模服务强化一站式芯片制造
台积电正式推出掩模制造服务，覆盖从数据准备到检测修复的全流程。该服务整合掩模制造能力，提供工艺协同优化，缩短产品上市时间。此举强化了台积电的一站式制造解决方案，深化客户合作。
ASML 光刻与计量检测系统集成半导体制造生态
ASML 构建了以光刻系统为核心，结合计量检测与计算光刻的集成产品矩阵。其 EUV 和 DUV 光刻机支撑先进芯片制造，而 YieldStar 计量系统和 Tachyon 软件提供工艺优化与良率控制。该系统形成从图案成像到过程控制的完整半导体制造工具链。
华为整合网络AI安全能力推出制造业解决方案
华为发布制造业数字化转型解决方案，整合CloudCampus工业网络、工业智能体AI分析能力和端到端安全防护，提供从连接到智能分析的一体化能力。
台积电推出制造工程优化方案，整合数据分析与机器学习
台积电发布工程性能优化方案，通过整合数据分析与机器学习技术对制造过程进行实时监控和智能分析，主动识别生产异常并提升晶圆良率。该方案聚焦制程参数和设备效能的系统性优化，强化制造竞争力。
ASML系统集成创新强化半导体制造技术壁垒
ASML通过光刻机硬件、计量检测系统和计算光刻软件的深度集成，推动EUV和High-NA技术发展。这种系统化创新模式提升了芯片制造精度和良率，强化了其在先进制程领域的技术领导地位。
ASML揭示光刻精度测量技术：纳米级控制的关键
ASML发布技术文章，详细阐述了其光刻技术中至关重要的“测量精度”原理。文章指出，在芯片制造中，光刻机必须将电路图案以极高的精度转移到硅片上，而测量是实现这种精度的基础。ASML通过其独特的“对准”和“叠加”测量系统来确保精度。对准系统确保硅片与掩模版精确对齐，而叠加测量则用于评估连续光刻层之间的图案套刻精度，这对于制造复杂的三维结构至关重要。ASML的技术能够实现亚纳米级的测量精度，这是持续推动芯片制程微缩（如向3纳米及以下节点演进）的核心能力之一。该技术是ASML极紫外（EUV）光刻机等先进设备不可或缺的一部分，确保了大规模生产中的一致性和良率。 **点评**：ASML通过深入解析其基础测量技术，再次强调了其在半导体设备领域的技术壁垒。亚纳米级的测量与控制能力是摩尔定律得以延续的隐形基石。对于芯片制造商和材料/计量设备商而言，关注此类底层精度技术的演进，是预判先进制程落地可行性与挑战的关键。
NVIDIA与SK hynix联合定义下一代AI内存，锁定HBM4与Vera Rubin架构协同
NVIDIA与SK hynix宣布多年技术合作，联合开发面向Vera Rubin、RTX Spark及Jetson Thor的下一代内存。同时，SK Telecom采用DGX全栈平台建设吉瓦级AI云，计划2027年上线。此举将SK hynix从供应商升级为联合架构定义者，强化NVIDIA在HBM及AI生态的锁定效应。