Other 2026-07-13
Industry Signal 影响: Major 置信: 85%

长电科技百亿Capex押注先进封装,AI芯片封装供应链加速重构

内容摘要

长电科技(JCET)宣布2026年资本支出100亿人民币,大幅增加AI先进封装投资,重点发展Chiplet、HBM、2.5D/3D封装。此举标志着中国OSAT正式大规模切入高端封装领域,与台积电CoWoS产能形成双轨并行,推动AI封装从台湾单极主导走向两岸分工,支撑本土Hyperscaler算力本地化。

核心要点

长电科技(JCET)宣布2026年固定资产资本支出约100亿人民币(US$1.4B),主要用于AI驱动先进封装投资。核心包括:CoWoS-类封装产能扩张、Chiplet集成、HBM封装、2.5D/3D封装技术。JCET将作为中国本土OSAT承接华为Ascend 910C、寒武纪、壁仞等本土ASIC/HBM封装需求。同时,中国国产TGV(Through Glass Via)先进封装设备、8英寸氧化镓产线开始产业化落地。
该投资与台积电(TSMC)CoWoS产能扩张至200K wpm形成双轨并行。预计TSMC将占据70%高端CoWoS市场,JCET与Amkor、ASE补充剩余30%。JCET在先进封装领域的加速,标志着AI封装供应链从台湾单极主导走向两岸分工,并与中芯国际、华为等形成产业链协同。对于中国Hyperscaler(阿里、字节、腾讯、百度),此举可支撑算力本地化需求,降低对台积电sub-7nm先进制程涨价的依赖,发挥国产OSAT的成本可控优势。在AI算力成本通胀环境下,国产替代加速推进。

重要性说明

表面上是产能扩张,实质是生态重构:JCET此举旨在防守台积电在先进封装领域的控制权,同时合围Amkor、ASE在中国AI芯片封装市场的份额。通过绑定华为、中芯等,JCET试图锁定中国Hyperscaler的封装供应,使其难以切换至海外成熟供应商。
但原文刻意淡化了硬核工程局限:1)CoWoS类封装的良率爬坡速度远不及TSMC成熟,可能推高成本而非降低。2)国产TGV8英寸氧化镓设备未经验证,影响HBM封装可靠性。3)Chiplet集成缺乏与NVIDIA/AMD等顶尖设计协同,本土ASIC的互连带宽功耗可能落后。4)2.5D/3D硅中介层混合键合门槛高,JCET的线宽能力或无法支持3nm芯片,形成技术天花板。因此,买家需审慎评估供应商成熟度。

PRO 决策建议

【厂商(Amkor/ASE)】应利用JCET在先进封装领域的技术不成熟性,向中国Hyperscaler推销自身全球验证的CoWoS替代方案(如Amkor的SLIMSWIFT封装),强调更高的良率更短的量产爬坡周期。同时,通过设计服务合作(与Synopsys、Cadence等)提供Chiplet集成的完整解决方案,削弱JCET的本土供应链绑定策略。
【企业(CIO/架构师)】在评估本土AI芯片时,必须要求JCET等OSAT提供封装良率数据可靠性测试报告(如HTOLuHAST),并与TSMC/Amkor的基线对比。避免单一封装供应商锁定,在芯片设计阶段就规划多源封装选项(如兼容不同OSAT的bump mapinterposer规格)。同时,关注国产TGV/氧化镓设备的量产验证进展,防范因封装工艺不稳定导致的芯片早期失效风险。
【投资者】应审慎看待JCET的100亿capex:先进封装领域技术壁垒高,产能爬坡和良率提升需要多年积累,短期可能拖累利润率。需跟踪其客户认证(如华为、寒武纪是否正式量产导入)和技术节点(能否支持3nm级芯片)。与Amkor/ASE对比,JCET在全球客户多元化先进节点经验上仍处劣势,估值需反映技术风险折价

来源: 36氪
查看原文 →

觉得这篇分析有用?

每周收到3-5条AI基础设施关键信号 →

💬 评论 (0)