筛选

×
当前筛选 清除全部
关键词: 晶圆代工 ×
9 情报总数
Intel 其他 2026-07-15

英特尔18A良率突破85% 获NVIDIA等大单 挑战台积电代工地位

英特尔宣布其18A工艺良率从65%提升至85%,接近台积电N2水平,并已获得NVIDIA、AMD、OpenAI等多家巨头代工订单。其EMIB先进封装良率也达98%,用于NVIDIA Feynman GPU、谷歌TPU等产品。这标志着英特尔代工业务取得实质性突破,可能改变AI芯片制造格局。

Meta 其他 2026-07-04

Meta转投三星2纳米代工:MTIA ASIC供应链生态重构

Meta与三星合作,将下一代MTIA ASIC代工从台积电转向三星2纳米工艺,计划数十万组规模量产。此举旨在支撑2030年5吉瓦数据中心目标,每六个月推新一代芯片,重构AI芯片供应链生态。

Samsung Electronics 其他 2026-07-01

三星重启1.4nm制程:追赶台积电,提前绑定设备供应链

三星电子重启1.4nm(SF1.4)制程商业化,已要求设备厂商提前研发配套工具。该节点将采用高NA EUV光刻机和GAA晶体管,产线落地NRD-K园区。此举意在追赶台积电和英特尔,但量产时间未定。

Samsung Electronics 其他 2026-06-30

三星电子加速1.4nm制程研发,引入High-NA EUV光刻机

三星电子重新加速1.4nm(SF1.4)工艺研发,计划2028-2029年量产,已从ASML引进High-NA EUV光刻机并部署于NRD-K研发中心。同时针对第12代V-NAND订购设备,采用晶圆堆叠结构。此举旨在追赶台积电和英特尔,争夺AI芯片代工订单。

TSMC 其他 2026-06-30

TSMC联合ASML/imec首次实现300mm晶圆二维材料CMOS集成,50nm CPP破冰

TSMC、ASML与imec在VLSI 2026上首次展示300mm晶圆二维材料晶体管集成工艺,实现50nm接触栅极间距(CPP)的MoS₂ nFET和WS₂/WSe₂ pFET,沟道长度28nm,良率94%。这标志着二维半导体从实验室走向产业化的关键里程碑。

TSMC 其他 2026-06-19

台积电产能告急引发代工格局重塑:谷歌AMD特斯拉转向三星先进制程

由于台积电先进产能持续吃紧至2027年,谷歌、AMD、特斯拉等巨头转向三星寻求3nm/2nm代工服务。三星代工市场份额有望从6.5%获得结构性突破,全球芯片供应链从单一依赖走向多源化,但良率和信任仍是关键挑战。

Intel 合作伙伴 强信号 2026-04-14

Intel 助建 xAI Terafab AI 芯片工厂,晶圆代工新格局

Intel 宣布帮助建设 Elon Musk 的 Terafab AI 芯片工厂,标志着 Intel 代工业务获得关键客户突破。AI 芯片制造需求持续增长,晶圆代工竞争格局加速演变。

TSMC 其他 中信号 2026-03-08

台积电推出掩模服务强化一站式芯片制造

台积电正式推出掩模制造服务,覆盖从数据准备到检测修复的全流程。该服务整合掩模制造能力,提供工艺协同优化,缩短产品上市时间。此举强化了台积电的一站式制造解决方案,深化客户合作。

TSMC 其他 中信号 2026-03-02

台积电推出制造工程优化方案,整合数据分析与机器学习

台积电发布工程性能优化方案,通过整合数据分析与机器学习技术对制造过程进行实时监控和智能分析,主动识别生产异常并提升晶圆良率。该方案聚焦制程参数和设备效能的系统性优化,强化制造竞争力。