情报
AI 生成的结构化厂商动态简报
台积电加速1.4nm制程，联手欣兴开发类EMIB封装防守Intel
台积电将1.4nm（A14）量产提前至2028年中，采用第二代GAA晶体管NanoFlex Pro，继续使用EUV而非High-NA EUV。同时与欣兴电子合作开发类EMIB封装技术，以缓解CoWoS产能瓶颈，防止AI芯片客户流向Intel封装平台。
TSMC 2nm全面量产 AMD Venice/MI455X首发 先进制程竞争白热化
TSMC 2nm制程于7月全面量产，五座工厂同步扩产，Q2贡献约3%晶圆收入。AMD率先推出基于2nm的第六代EPYC Venice服务器CPU（256核）和Instinct MI455X AI加速器（3200亿晶体管，432GB HBM4），Q3出货。Samsung确认1.4nm 2029量产，Intel 18A导入High-NA EUV，代工竞争进入新阶段。
ASML Q2营收93亿欧元 High-NA EUV在Intel 18A达到生产级良率
...
TSMC涨价8-12%并延长交付，AI芯片成本通胀开启
台积电宣布对7nm及以下制程涨价8-12%，交付周期延长至26周，并发布v2.1指令要求EDA工具链通过验证。这将直接推高NVIDIA、AMD等AI芯片的TCO，延缓新品发布，强化台积电对AI供应链的控制权。
三星电子加速1.4nm制程研发，引入High-NA EUV光刻机
三星电子重新加速1.4nm（SF1.4）工艺研发，计划2028-2029年量产，已从ASML引进High-NA EUV光刻机并部署于NRD-K研发中心。同时针对第12代V-NAND订购设备，采用晶圆堆叠结构。此举旨在追赶台积电和英特尔，争夺AI芯片代工订单。
ASML EXE:5200 High-NA EUV光刻机：8nm分辨率锁定2nm制程，但成本陷阱隐现
ASML发布新一代High-NA EUV光刻机EXE:5200，分辨率从13nm提升至8nm，晶圆每小时处理量达220片，支持2nm及更先进制程量产。英特尔为首发客户，计划用于18A工艺。ASML同时透露研发Hyper-NA（NA 0.85）以支撑1nm以下工艺。
ASML CEO点破EUV供应瓶颈：AI芯片扩张的物理天花板已现
ASML CEO Fouquet确认与马斯克讨论Terafab项目，但强调供应瓶颈才是关键。ASML的EUV光刻机是生产先进AI芯片的唯一商业化工具，而产能无法快速扩张。随着TSMC、三星、英特尔和马斯克同时争夺有限的EUV机器，AI芯片产能分配将面临激烈竞争，整个AI基础设施扩张速度受制于ASML的交付能力。
TSMC 2026年展望：AI需求拉动收入增长30%+，先进制程与封装双重紧张
TSMC的收入增长预测背后是"量价齐升"的双重逻辑：AI芯片需求拉动出货量增长，先进制程产能稀缺推动晶圆单价上涨。但A16制程推迟是一个值得关注的信号——即使是TSMC，先进制程的量产难度也在上升。
ASML系统集成创新强化半导体制造技术壁垒
ASML通过光刻机硬件、计量检测系统和计算光刻软件的深度集成，推动EUV和High-NA技术发展。这种系统化创新模式提升了芯片制造精度和良率，强化了其在先进制程领域的技术领导地位。
ASML 通过计算光刻技术推动光刻工艺范式转变
ASML 通过整合 EUV 光刻与计算光刻技术（OPC、SMO、多光束图案化），系统优化成像链以降低 k1 参数至物理极限以下。这标志着从纯硬件突破转向硬件与智能算法深度融合的技术范式转变，为芯片制造提供了更经济的微缩路径。
ASML 聚焦工程与创新，预示AI基础设施对先进制程的持续依赖
ASML发布声明，强调将更专注于核心工程与创新领域。此举旨在应对未来半导体技术，特别是极紫外光刻（EUV）及下一代高数值孔径EUV（High-NA EUV）的复杂性。这反映了为满足AI等高性能计算需求，芯片制造技术持续演进带来的根本性挑战。