情报
AI 生成的结构化厂商动态简报
台积电推出开放创新平台强化芯片设计制造协同
台积电推出Open Innovation Platform®，整合工艺技术、IP库、设计工具和制造专业知识，提供统一的芯片设计与制造协同环境。平台通过硅验证IP、先进PDK和优化EDA工具流程，缩短产品上市时间并提高流片成功率。
谷歌发布中端手机Pixel 10a，强化AI摄影与耐用性
谷歌发布新款智能手机Pixel 10a，采用自研Tensor G4芯片和AI摄影工具，主打耐用性和中端市场定位。该产品延续了谷歌通过硬件与AI整合构建差异化优势的策略，但未涉及企业级技术架构变化。
爱立信与英特尔合作开发AI原生6G网络架构
爱立信与英特尔宣布战略合作，共同开发AI原生的6G网络架构和空中接口。双方将整合英特尔硬件平台与爱立信无线技术，推动AI深度融入网络底层设计。合作旨在提升网络性能、能效和自动化水平，为2030年商用部署奠定基础。
AT&T与爱立信部署AI原生软件优化云RAN性能
AT&T与爱立信在英特尔至强6 SoC上成功部署AI原生软件，通过实时分析和智能调度提升云化无线接入网性能。该方案利用集成AI加速功能动态优化网络容量和能效，支持AT&T向开放可编程网络架构转型。
华为发布AI-Native数据中心网络方案星河AI Fabric 2.0
华为推出星河AI Fabric 2.0数据中心网络解决方案，采用AI-Native架构实现网络自治。方案包含自研Solar 5.0芯片交换机、iLossless 3.0智能无损算法和智能管理平台，支持万卡AI集群协同。
台积电通过先进制程与3D封装技术推动AI硬件创新
台积电披露AI技术研究进展，聚焦N3/N2等先进制程节点和3D Fabric异构集成技术，通过优化晶体管架构和封装方案提升AI芯片性能与能效。该技术旨在突破内存带宽瓶颈，支持从云到边缘的AI应用。
台积电发布Interconnect技术平台强化芯片设计生态
台积电推出Interconnect技术平台，整合先进封装、3D IC和互连材料等关键技术，提供从设计到制造的一站式解决方案。该平台通过设计规则、电热模型和验证IP库，优化信号完整性、电源完整性和热管理，旨在缩短设计周期并降低开发风险。
苹果发布入门级MacBook Neo强化AI设备端部署
苹果推出起售价599美元的MacBook Neo笔记本电脑，搭载自研A18 Pro芯片，强调设备端AI工作负载处理能力比x86 PC快3倍。产品集成Apple Intelligence功能并预装macOS Tahoe系统，代表苹果通过自研芯片架构向主流价位段扩张的战略。
华为全闪存存储通过ESG验证展示性能与智能运维能力
华为OceanStor Dorado全闪存存储系统通过ESG技术验证，确认其在性能、效率和可靠性方面的优势。系统采用FlashLink® 3.0架构和智能芯片，实现微秒级延迟和2100万IOPS，集成AI引擎提升运维智能化。
台积电组建3DFabric联盟推动先进封装生态
台积电通过成立3DFabric联盟整合EDA工具、IP、设计服务到制造封装的全链条伙伴，旨在加速系统级创新。该联盟围绕其3D硅堆叠和先进封装技术，提供验证设计流程以缩短产品上市时间。此举强化台积电在HPC和AI芯片领域的系统集成服务能力。
台积电组建云端联盟推动半导体设计上云
台积电联合云端服务商、EDA厂商和设计服务伙伴成立开放创新平台云端联盟，构建经过验证的云端设计解决方案框架。该联盟将优化EDA工具在云端的运行效率，提供台积电制程技术认证的参考流程，加速芯片开发全流程。
AMD发布Power Design Manager工具强化硬件设计生态
AMD推出Power Design Manager工具，专注于硬件设计阶段的功耗建模、分析和优化。该工具集成到其FPGA和自适应SoC平台，帮助工程师在产品开发早期识别功耗热点并优化能效。
苹果推出M5芯片强化AI计算能力
苹果发布搭载自研M5芯片的新款MacBook Air，CPU性能宣称全球最快，AI任务处理比M4提升4倍。集成神经加速器并支持Wi-Fi 7，存储容量翻倍至512GB起。
苹果M5芯片集成神经加速器强化本地AI推理
苹果发布M5 Pro和M5 Max芯片，采用Fusion架构集成双晶粒SoC，每个GPU核心内置神经加速器，AI性能相比前代提升4倍。统一内存带宽最高614GB/s，支持128GB内存，针对本地LLM处理和AI模型训练优化。
苹果推出M5 Pro/Max芯片采用融合架构提升AI性能
苹果发布M5 Pro和M5 Max芯片，采用全新融合架构将两个3纳米芯片封装为单一SoC，AI性能提升超4倍。芯片配备18核CPU和集成神经加速器的GPU，统一内存带宽最高达614GB/s。
ASML 光刻与计量检测系统集成半导体制造生态
ASML 构建了以光刻系统为核心，结合计量检测与计算光刻的集成产品矩阵。其 EUV 和 DUV 光刻机支撑先进芯片制造，而 YieldStar 计量系统和 Tachyon 软件提供工艺优化与良率控制。该系统形成从图案成像到过程控制的完整半导体制造工具链。
ASML技术全景：从光刻到量测的半导体制造核心
ASML作为全球领先的半导体设备制造商，其技术体系围绕光刻这一核心工艺展开。简报聚焦其三大核心技术支柱：光刻、量测与计算光刻。 在光刻技术领域，ASML提供从深紫外（DUV）到极紫外（EUV）的全系列解决方案。其EUV光刻机采用波长为13.5纳米的极紫外光，是制造先进逻辑和存储芯片的关键。该技术通过高功率激光轰击锡滴产生等离子体光源，并配合精密的光学与真空系统实现纳米级图案化。 在量测与检测方面，ASML通过HMI电子束量测等工具，对光刻后的晶圆进行图案保真度、套刻精度和缺陷的纳米级检测，为工艺控制提供关键数据。 计算光刻技术则通过Tachyon软件平台，利用复杂的算法和大量计算，在芯片设计（掩模版）与物理制造之间进行建模和优化，以补偿光刻过程中的物理效应，确保最终晶圆图案的精确性。这三项技术紧密协同，构成了从设计到制造的完整技术闭环。
AMD 即将公布端到端 AI 战略与产品路线图
AMD 宣布举办 Advancing AI 活动，将系统阐述其 AI 愿景并更新端到端产品布局。活动可能涵盖从数据中心到边缘计算的 AI 加速器与软件生态进展，体现其强化全栈 AI 能力的战略意图。
三星与沃达丰验证基于英特尔至强6 SoC的vRAN方案
三星与沃达丰成功完成基于英特尔至强6 SoC的vRAN方案测试，支持多代网络和AI应用。该方案通过软件驱动和云原生架构，实现性能提升和成本降低，计划2026年商用部署。
苹果发布iPhone 17e：自研C1X调制解调器性能翻倍，维持599美元起售价
苹果推出iPhone 17e，核心采用自研C1X蜂窝调制解调器，速度相比前代C1提升2倍，能效提升30%。该机型搭载A19芯片，存储容量翻倍至256GB起步，但起售价维持不变。此举旨在通过关键部件自研与成本控制，强化其在高端入门市场的竞争力。