情报
AI 生成的结构化厂商动态简报
NVIDIA联手SK Hynix锁定HBM4/5标准，Vera Rubin供应链闭环成型
NVIDIA与SK Hynix签署多年协议，联合定义HBM4量产及HBM5预研，覆盖Vera Rubin GPU架构。Samsung同步进入HBM4供应链。此举将SK Hynix从供应商升级为联合开发者，可能形成事实上的AI内存标准壁垒，挤压美光等对手空间。
华为韬定律：逻辑折叠绕开光刻限制，固定制程密度跃升55%
华为何庭波在ISCAS 2026提出韬定律，以特征时间常数tau为统一优化目标，替代传统几何缩放。核心技术逻辑折叠通过垂直堆叠有源层缩短关键路径，在固定制程（如N+2）下实现晶体管密度+55%、能效+41%的实测收益。麒麟2026首次突破3GHz，昇腾系列将引入逻辑折叠。该路线图预计到2031年等效1.4nm制程密度，从根本上挑战摩尔定律的物理极限。
Arm与马来西亚大学合作，布局AI时代半导体人才培养
Arm宣布与马来西亚莫纳什大学工程学院合作，捐赠集成电路设计开发板并设立客座讲师，旨在为学生提供基于Arm架构的AI芯片设计实践经验，以应对亚太地区对先进计算人才日益增长的需求。
苹果扩大美国制造计划，强化本土AI与传感器供应链
苹果宣布其美国制造计划新增博世、思睿逻辑、TDK和Qnity Electronics等合作伙伴，旨在将关键传感器、半导体材料和AI相关组件的生产转移至美国。此举涉及4亿美元投资，并与台积电、格芯等合作建立本土先进制程能力。
台积电推出eFoundry平台强化半导体设计协作
台积电推出eFoundry在线门户平台，整合设计工具、IP资源和工艺技术文件，旨在提升与设计客户的协作效率。该平台通过数字化工具支持先进制程设计挑战，加速产品从设计到量产进程。
台积电公布2纳米及更先进制程技术路线图
台积电公布其2纳米（N2）制程将采用GAAFET架构替代FinFET，并规划了后续A系列制程。该技术旨在提升高性能计算和移动应用的性能与能效，通过新材料和3D封装支持AI、5G/6G等前沿需求。
台积电技术平台战略转向系统级代工服务
台积电推出技术平台战略，整合先进制程与3D封装技术，为移动计算、高性能计算、汽车电子和物联网四大场景提供定制化半导体解决方案。该战略标志着从单纯工艺代工向系统级解决方案提供的转型，通过垂直整合强化客户绑定与服务壁垒。
台积电发布特色技术平台覆盖多元应用场景
台积电推出特色技术平台，整合BCD、HV、CIS等成熟和特色工艺，针对汽车电子、物联网、射频和模拟/电源管理等特定领域提供定制化半导体解决方案。该平台通过工艺组合满足不同应用场景对性能、可靠性和能效的特殊需求。
台积电推出供应商在线门户强化供应链数字化管理
台积电推出TSMC-SUPPLY ONLINE 360供应商门户，提供统一在线协作平台。该平台集中管理供应商数据交互和流程对接，旨在提升供应链透明度和响应效率。
台积电推出TSMC-Online™平台，强化客户在线服务与交易
台积电正式推出客户服务平台TSMC-Online™，旨在整合订单管理、生产进度追踪及在线交易等关键业务流程。该平台作为主要线上门户，标志着其在客户服务数字化与供应链流程优化方面的举措。
台积电通过先进制程与3D封装技术推动AI硬件创新
台积电披露AI技术研究进展，聚焦N3/N2等先进制程节点和3D Fabric异构集成技术，通过优化晶体管架构和封装方案提升AI芯片性能与能效。该技术旨在突破内存带宽瓶颈，支持从云到边缘的AI应用。
台积电推出创新专区强化半导体设计生态
台积电推出创新专区线上平台，整合EDA工具、IP、设计服务和云服务合作伙伴资源，为客户提供集中化的设计解决方案展示和评估入口。该平台旨在简化基于台积电先进制程的设计流程，缩短产品上市时间并促进技术创新。
台积电组建云端联盟推动半导体设计上云
台积电联合云端服务商、EDA厂商和设计服务伙伴成立开放创新平台云端联盟，构建经过验证的云端设计解决方案框架。该联盟将优化EDA工具在云端的运行效率，提供台积电制程技术认证的参考流程，加速芯片开发全流程。
ASML 光刻与计量检测系统集成半导体制造生态
ASML 构建了以光刻系统为核心，结合计量检测与计算光刻的集成产品矩阵。其 EUV 和 DUV 光刻机支撑先进芯片制造，而 YieldStar 计量系统和 Tachyon 软件提供工艺优化与良率控制。该系统形成从图案成像到过程控制的完整半导体制造工具链。
ASML技术全景：从光刻到量测的半导体制造核心
ASML作为全球领先的半导体设备制造商，其技术体系围绕光刻这一核心工艺展开。简报聚焦其三大核心技术支柱：光刻、量测与计算光刻。 在光刻技术领域，ASML提供从深紫外（DUV）到极紫外（EUV）的全系列解决方案。其EUV光刻机采用波长为13.5纳米的极紫外光，是制造先进逻辑和存储芯片的关键。该技术通过高功率激光轰击锡滴产生等离子体光源，并配合精密的光学与真空系统实现纳米级图案化。 在量测与检测方面，ASML通过HMI电子束量测等工具，对光刻后的晶圆进行图案保真度、套刻精度和缺陷的纳米级检测，为工艺控制提供关键数据。 计算光刻技术则通过Tachyon软件平台，利用复杂的算法和大量计算，在芯片设计（掩模版）与物理制造之间进行建模和优化，以补偿光刻过程中的物理效应，确保最终晶圆图案的精确性。这三项技术紧密协同，构成了从设计到制造的完整技术闭环。
台积电发布敏捷智能运营战略推动制造智能化
台积电推出整合AI分析平台与自动化技术的敏捷智能运营战略，通过预测性维护和实时生产优化提升半导体制造效率。该战略构建智能化制造生态系统，增强供应链协同与生产灵活性。
台积电推出制造工程优化方案，整合数据分析与机器学习
台积电发布工程性能优化方案，通过整合数据分析与机器学习技术对制造过程进行实时监控和智能分析，主动识别生产异常并提升晶圆良率。该方案聚焦制程参数和设备效能的系统性优化，强化制造竞争力。
ASML系统集成创新强化半导体制造技术壁垒
ASML通过光刻机硬件、计量检测系统和计算光刻软件的深度集成，推动EUV和High-NA技术发展。这种系统化创新模式提升了芯片制造精度和良率，强化了其在先进制程领域的技术领导地位。
ASML揭示光刻精度测量技术：纳米级控制的关键
ASML发布技术文章，详细阐述了其光刻技术中至关重要的“测量精度”原理。文章指出，在芯片制造中，光刻机必须将电路图案以极高的精度转移到硅片上，而测量是实现这种精度的基础。ASML通过其独特的“对准”和“叠加”测量系统来确保精度。对准系统确保硅片与掩模版精确对齐，而叠加测量则用于评估连续光刻层之间的图案套刻精度，这对于制造复杂的三维结构至关重要。ASML的技术能够实现亚纳米级的测量精度，这是持续推动芯片制程微缩（如向3纳米及以下节点演进）的核心能力之一。该技术是ASML极紫外（EUV）光刻机等先进设备不可或缺的一部分，确保了大规模生产中的一致性和良率。 **点评**：ASML通过深入解析其基础测量技术，再次强调了其在半导体设备领域的技术壁垒。亚纳米级的测量与控制能力是摩尔定律得以延续的隐形基石。对于芯片制造商和材料/计量设备商而言，关注此类底层精度技术的演进，是预判先进制程落地可行性与挑战的关键。
ASML揭示光刻机精密机械与机电一体化核心技术
ASML深度解析其光刻系统的精密机械与机电一体化技术基础，包括超精密运动控制平台、主动减振系统和先进传感器反馈控制。这些技术共同支撑纳米级芯片制造精度，体现了系统级精密工程能力的重要性。