# NVIDIA Vera Rubin NVL72与AMD Helios MI455X机架级AI算力架构深度对比
## 一、产品/技术事件回顾
2026年7月，全球AI算力竞赛进入白热化阶段。NVIDIA在GTC 2026（3月）公布Vera Rubin平台完整规格后，于7月确认CoreWeave已完成全球首个Vera Rubin NVL72机架验证，标志着该平台进入实际部署阶段。NVL72系统搭载72颗Rubin GPU和36颗Vera CPU，采用第六代NVLink互联，机架聚合带宽达260 TB/s，超过整个互联网带宽总和。
与此同时，AMD在Advancing AI 2026（7月）大会上正式发布Helios机架级AI解决方案，搭载72颗MI455X GPU和18颗EPYC Venice CPU。这是AMD首次在机架级别实现与NVIDIA"规格对等"——同样的72颗GPU配置、同样的260 TB/s机架聚合带宽。MI455X基于全新CDNA 5架构，采用TSMC N3/N2混合工艺，搭载432GB HBM4内存，单GPU内存容量比NVIDIA Rubin的288GB多出50%。
两大事件的核心意义在于：AI算力竞争已从单芯片层面升级至机架级系统架构层面。NVIDIA坚持专有NVLink 6互联生态，而AMD选择基于UALink over Ethernet开放标准。这一架构路线的分野，将深刻影响未来5年AI基础设施的演进方向。CoreWeave、Microsoft Azure、Google Cloud等超大规模云厂商同时部署双方平台，标志着"双供应商"策略正在成为行业主流。
## 二、技术架构纵深
### 2.1 GPU核心架构对比
NVIDIA Rubin GPU采用双计算芯粒（dual compute dies）设计，通过NV-HBI高速片间互联统一在单个封装上，晶体管数量达3,360亿个，制程为TSMC N3P（3nm）。GPU包含224个SM、28,672个CUDA核心、896个Tensor Core。第三代Transformer Engine支持NVFP4、MXFP4/6/8格式，以及3-bit LUT查表压缩和自适应压缩技术，推理性能较Blackwell提升5倍。
AMD MI455X基于CDNA 5架构，采用TSMC N3/N2混合工艺，晶体管数量3,200亿个。GPU包含8个XCD（Accelerator Complex Die）、256个WGP（Work Group Processor）。CDNA 5的关键创新包括：Wave64替换为Wave32降低指令延迟、MXFP4/MXFP8吞吐量较MI355X提升4倍、新增tanh指令使超越函数吞吐量翻倍、块级分数缩放支持FP4训练。
### 架构对比图
graph TB
subgraph "NVIDIA Vera Rubin NVL72"
NR_GPU1["Rubin GPU 1 336B transistors TSMC N3P"]
NR_GPU2["Rubin GPU 2 336B transistors TSMC N3P"]
NR_NVL["NVLink 6 Switch 3.6 TB/s per GPU"]
NR_CPU["Vera CPU x36 88 Olympus cores each Arm v9.2"]
NR_HBM["HBM4 288GB/GPU 22 TB/s per GPU"]
NR_NIC["ConnectX-9 SuperNIC 1.6 Tb/s per GPU"]
NR_DPU["BlueField-4 DPU"]
NR_GPU1 --> NR_NVL
NR_GPU2 --> NR_NVL
NR_NVL --> NR_CPU
NR_GPU1 --> NR_HBM
NR_GPU2 --> NR_HBM
NR_NIC --> NR_DPU
end
subgraph "AMD Helios MI455X"
AMD_GPU1["MI455X GPU 1 320B transistors TSMC N3/N2"]
AMD_GPU2["MI455X GPU 2 320B transistors TSMC N3/N2"]
AMD_UAL["UALink over Ethernet 3.6 TB/s per GPU"]
AMD_CPU["EPYC Venice x18 Zen 6, 256 cores AMD x86"]
AMD_HBM["HBM4 432GB/GPU 23.3 TB/s per GPU"]
AMD_NIC["Pensando Vulcano 800 Gbps x3 per GPU"]
AMD_GPU1 --> AMD_UAL
AMD_GPU2 --> AMD_UAL
AMD_UAL --> AMD_CPU
AMD_GPU1 --> AMD_HBM
AMD_GPU2 --> AMD_HBM
AMD_NIC --> AMD_UAL
end
### 核心参数对比表
| 参数 | NVIDIA Rubin GPU | AMD MI455X GPU | 优势方 |
|------|-----------------|----------------|--------|
| 架构代号 | Rubin (R200) | CDNA 5 | — |
| 制程节点 | TSMC N3P (3nm) | TSMC N3/N2混合 | AMD (更先进) |
| 晶体管数量 | 3,360亿 | 3,200亿 | NVIDIA (+5%) |
| CUDA/Stream核心 | 28,672 CUDA | 256 WGP | — |
| Tensor Core | 896 | — | — |
| HBM容量 | 288 GB HBM4 | 432 GB HBM4 | AMD (+50%) |
| 内存带宽 | 22 TB/s | 23.3 TB/s | AMD (+6%) |
| TDP | 1,800~2,300W | ~900W | AMD (更低) |
| FP4推理 | 50 PFLOPS | 40.3 PFLOPS | NVIDIA (+24%) |
| 封装技术 | CoWoS-L | CoWoS-L | 持平 |
### 2.2 机架级互联架构
NVIDIA NVL72采用第六代NVLink，每GPU带宽3.6 TB/s，机架聚合带宽260 TB/s，支持全对全（all-to-all）通信。NVLink 6还支持网络内计算（in-network compute），可在交换机层面执行归约操作，进一步降低通信延迟。
AMD Helios采用UALink over Ethernet（UALoE），同样实现每GPU 3.6 TB/s带宽和260 TB/s机架聚合带宽。但UALoE基于开放标准，允许客户替换交换机、NIC甚至加速器。任意两GPU间的直接带宽为896 GB/s（第四代Infinity Fabric），在张量并行密集通信场景下略逊于NVIDIA的全对全3.6 TB/s。
### 2.3 内存子系统
内存是AMD最显著的优势领域。MI455X的432GB HBM4容量使更大的模型无需张量并行即可在单系统内推理，直接转化为推理服务经济性。NVIDIA以288GB HBM4配合自适应压缩技术弥补容量差距，并在推理场景引入Groq 3 LPX协处理器形成差异化策略。
## 三、产品/方案逻辑分析
### 3.1 NVIDIA：全栈垂直整合策略
NVIDIA的产品逻辑是"极致性能+全栈锁定"。从GPU芯片（Rubin）、CPU（Vera）、互联（NVLink 6）、网络（ConnectX-9/BlueField-4/Spectrum-6/Quantum-X800）到软件栈（CUDA 13.0/cuDNN/TensorRT），NVIDIA掌控每一个环节。这种垂直整合确保了端到端性能优化，但也意味着客户一旦选择NVIDIA生态，迁移成本极高。
Vera Rubin NVL72的核心价值主张是"每瓦推理性能提升10倍"和"训练MoO模型仅需1/4的GPU数量"。第三代MGX机架设计采用无电缆模块化托盘，组装时间从Blackwell时代的约2小时缩短至约5分钟，进水温度45°C即可运行，无需冷水机组。
### 3.2 AMD：开放标准+性价比策略
AMD的产品逻辑是"开放互联+性价比竞争"。Helios机架基于UALink和Ultra Ethernet开放标准，客户可以混合搭配不同厂商的交换机和NIC。MI455X的432GB HBM4容量是AMD最可辩护的竞争优势——对于万亿参数模型推理，更大的内存意味着更少的张量并行开销和更高的批处理效率。
AMD声称每美元Token产出比Vera Rubin NVL2高30%，定价策略比NVIDIA低15-25%。Microsoft Azure、OpenAI（Q4 2026生产环境）、Meta、Oracle Cloud均已承诺部署Helios机架，标志着AMD首次获得前沿AI客户的规模化认可。
### 3.3 目标工作负载差异
NVIDIA的优势场景：需要极致张量并行带宽的大规模训练（如万亿参数Dense模型训练）、依赖CUDA生态的自定义内核开发、需要NVLink in-network compute的通信密集型工作负载。
AMD的优势场景：大模型推理服务（432GB HBM4减少张量并行需求）、对供应商锁定敏感的组织、预算受限但需要规格对等方案的场景、已有x86生态投资的数据中心。
## 四、竞争对比矩阵
### 全维度竞争对比表
| 对比维度 | NVIDIA Vera Rubin NVL72 | AMD Helios MI455X | 优势方 |
|----------|------------------------|--------------------|---------|
| GPU数量/机架 | 72 | 72 | 持平 |
| CPU | 36x Vera (Arm v9.2, 88核) | 18x EPYC Venice (Zen 6, 256核) | 各有优势 |
| 机架聚合带宽 | 260 TB/s | 260 TB/s | 持平 |
| 每GPU互联带宽 | 3.6 TB/s (全对全) | 3.6 TB/s (UALoE) | NVIDIA (全对全) |
| 单GPU HBM容量 | 288 GB | 432 GB | AMD (+50%) |
| 机架总HBM | 20.7 TB | 31 TB | AMD (+50%) |
| 单GPU带宽 | 22 TB/s | 23.3 TB/s | AMD (+6%) |
| FP4推理(机架) | 3.6 EFLOPS (sparse) | 2.9 EFLOPS (peak) | NVIDIA (基准差异) |
| FP8训练(机架) | 1.26 EFLOPS | 1.4 EFLOPS | AMD (+11%) |
| 互联标准 | NVLink 6 (专有) | UALoE (开放标准) | AMD (开放性) |
| 网络计算 | NVLink in-network compute | 不支持 | NVIDIA |
| 机架功耗 | 120-130 kW | ~140 kW | NVIDIA |
| 冷却方式 | 100%液冷, 45°C进水 | 混合冷却, 20-30°C进水 | NVIDIA |
| 组装时间 | ~5分钟 | — | NVIDIA |
| 软件生态 | CUDA 13.0 (8000+内核) | ROCm 7.0 (2000+内核) | NVIDIA |
| 价格(机架) | $300-400万 | $240-320万 | AMD (-20%) |
| Token/$ | 基准 | +30% | AMD |
| 供应链规模 | 30国350+工厂 | OEM/ODM网络 | NVIDIA |
| 市场份额(2025) | ~80% | ~12-15% | NVIDIA |
| 市场份额目标(2027) | 65-70% | 25%+ | — |
| Scale-out带宽/GPU | 1.6 Tb/s | 2.4 Tb/s (3x800G) | AMD (+50%) |
### FP4计算基准说明
NVIDIA声称3.6 EFLOPS为NVFP4 sparse推理性能（含自适应压缩），AMD声称2.9 EFLOPS为MXFP4峰值。两者描述不同算术类型，无法直接比较。AMD声称"FP4计算多15%"是将自身峰值与NVIDIA dense规格对比，存在基准选择偏差。
### 核心客户对比
| 客户 | NVIDIA Vera Rubin | AMD Helios |
|------|-------------------|------------|
| Microsoft Azure | ✓ | ✓ |
| Google Cloud | ✓ | — |
| Amazon AWS | ✓ | — |
| Oracle Cloud | ✓ | ✓ |
| CoreWeave | ✓ (首个验证) | — |
| OpenAI | ✓ | ✓ (Q4 2026生产) |
| Anthropic | ✓ | ✓ |
| Meta | ✓ | ✓ |
| xAI | ✓ | — |
## 五、挑战与风险
### 5.1 HBM供应瓶颈
两家厂商均依赖Samsung和SK Hynix供应HBM4芯片。NVL72需要1,296颗HBM4芯片，Helios需要更多（432GB/GPU意味着更多堆叠）。Samsung已警告芯片短缺可能持续至2028年。HBM分配将成为两家厂商产能扩张的最大瓶颈。TSMC的CoWoS先进封装产能同样紧张，两家均使用CoWoS-L封装，进一步加剧竞争。
### 5.2 软件生态差距
ROCm 7.0虽已大幅缩小与CUDA的差距，原生支持PyTorch 3.0、TensorFlow 3.0、JAX和vLLM，但优化内核数量（~2,000 vs ~8,000+）和第三方库覆盖范围仍存在显著差距。对于已有CUDA代码库的组织，迁移至ROCm的工程成本是主要摩擦点。HIP 4.0提供90%+代码兼容性，但剩余10%的自定义内核迁移需要深度工程投入。
### 5.3 功耗与冷却挑战
NVL72的120-130kW功耗和Helios的~140kW功耗均逼近单机架供电极限。NVIDIA的100%液冷方案（45°C进水、无需冷水机组）在能效上领先，但要求数据中心基础设施改造。AMD的混合冷却方案（支持后门热交换器）部署门槛较低，但在高密度部署下散热余量较小。
### 5.4 市场竞争风险
NVIDIA面临反垄断调查风险（市场份额~80%），可能被迫开放部分技术。AMD需要证明Helios在大规模生产环境中的可靠性——MI300X时代曾出现固件问题和供应链延迟。两家厂商均承诺年度更新节奏（NVIDIA: Rubin → Rubin Ultra → Feynman; AMD: MI455X → MI500 → MI600），规格领先需每年重新争夺。
### 5.5 地缘政治风险
TSMC作为两家厂商的唯一代工厂，台海局势变化将同时影响双方产能。AMD的UALoE开放标准联盟（包括Google、Intel、Meta等）在供应链多元化方面具有一定缓冲优势。
## 六、结论与建议
### 6.1 技术选型建议
**训练优先型组织**：推荐NVIDIA Vera Rubin NVL72。NVLink 6的全对全3.6 TB/s带宽和in-network compute能力在大规模训练场景下优势显著。CUDA生态的成熟度和优化内核覆盖度确保训练框架的高效运行。对于万亿参数Dense模型训练，NVL72的"1/4 GPU数量"效率优势具有直接经济价值。
**推理优先型组织**：推荐AMD Helios MI455X。432GB HBM4容量减少张量并行需求，直接提升推理批处理效率和上下文窗口长度。每美元Token产出比NVIDIA高30%的声称（需实际基准验证），在推理服务规模化部署场景下具有显著成本优势。
**双供应商策略组织**：Microsoft Azure、Oracle Cloud等同时部署双方平台的策略正在成为行业主流。这既降低了供应商锁定风险，也为不同工作负载选择最优算力提供了灵活性。
### 6.2 投资关注点
关注HBM4产能分配动态——Samsung和SK Hynix的HBM4量产节奏将直接决定两家厂商的交付能力。关注UALink联盟的生态成熟度——开放标准的成功将决定AMD能否长期维持竞争力。关注NVIDIA反垄断调查进展——若被迫开放NVLink接口，将改变竞争格局。
### 6.3 技术演进预测
2026-2027年，AI算力竞争将从"规格对等"转向"生态竞争"。NVIDIA的CUDA护城河和年度更新节奏仍将维持其市场领导地位，但AMD的开放标准策略和内存容量优势将持续蚕食份额。预计到2027年底，AMD在AI加速器市场的份额将从当前12-15%提升至20-25%，NVIDIA份额将从80%降至65-70%。Rubin Ultra（576 GPU Kyber机架，15 EFLOPS FP4）和MI500系列的竞争将定义下一代AI基础设施标准。
战略重要性
这是AI基础设施领域首次出现两家厂商在机架级别实现规格对等竞争。AMD从'落后一代'到'规格对等'的转变，意味着AI算力采购方首次拥有真正意义上的替代选择。432GB vs 288GB HBM4的内存容量差异直接影响万亿参数模型的推理经济性；NVLink专有 vs UALink开放标准的路线分野将决定未来5年AI互联生态的开放程度。对于超大规模云厂商而言，双供应商策略正在从风险管理工具升级为工作负载优化策略。
PRO
决策选择
训练优先场景选择NVIDIA Vera Rubin NVL72（NVLink全对全带宽+CUDA生态优势）；推理优先场景选择AMD Helios MI455X（432GB HBM4减少张量并行+每美元Token+30%）；大型组织采用双供应商策略，按工作负载分配算力。关注HBM4产能分配和UALink生态成熟度作为关键决策变量。
PRO
预测验证
预计2027年底AMD AI加速器市场份额从12-15%提升至20-25%，NVIDIA从80%降至65-70%。HBM4供应瓶颈将持续至2028年，成为两家厂商产能扩张的主要限制因素。UALink开放标准联盟的成功将决定AMD能否长期维持竞争力。Rubin Ultra（576 GPU, 15 EFLOPS FP4）与MI500的竞争将定义下一代AI基础设施标准。
觉得这篇分析有用？
每周收到3-5条AI基础设施关键信号 →
💬 评论 (0)